FPGA

最近在学SDRAM，听说SDRAM涉及到静态时序分析，那还说什么呢学吧。 在看到create_clock与cr … 阅读更多

今天开始看特权大大的《实战演练之时序收敛》，看到set_max_delay时跟着做了一下，设置了最大延时为3n … 阅读更多